CTI論壇（ctiforum）3月18日消息（記者 李文杰）：國家實驗研究院（簡稱國研院）奈米元件實驗室發(fā)表物聯(lián)網(wǎng)晶片自供電技術(shù)，整合環(huán)境光能量采集模組及物聯(lián)網(wǎng)晶片，可縮小物聯(lián)網(wǎng)裝置大小，并延長裝置使用時間。

國研院展示物聯(lián)網(wǎng)晶片自供電整合技術(shù)的8寸晶圓

　　這項技術(shù)主要運用三維IC技術(shù)，開發(fā)出物聯(lián)網(wǎng)晶片與環(huán)境光能量采集模組堆疊整合，以縮小電路板面積，同時讓物聯(lián)網(wǎng)裝置可自行采集環(huán)境光源供電，對大量布署且使用電池供電的物聯(lián)網(wǎng)應用而言，能夠克服務電池更換、充電等問題。

　　國研院指出，物聯(lián)網(wǎng)晶片為高度整合，由運算晶片、記憶體、無線通訊、感測器、能量采集儲存所整合而成，獨立進行資料處理、儲存、訊號發(fā)送，完成裝置與裝置間的連結(jié)。物聯(lián)網(wǎng)晶片可設計為各種感測器如溫度、煙霧、震動、心跳、血壓等，搜集各種資訊，基于不同感測器需要，物聯(lián)網(wǎng)晶片需要小巧、省電，使用環(huán)境能源補充電力，以降低電池更換充電頻率。

　　傳統(tǒng)的物聯(lián)網(wǎng)裝置自供電技術(shù)是將環(huán)境光采集模組、物聯(lián)網(wǎng)晶片兩個元件分別設計于電路板，使得物聯(lián)網(wǎng)裝置較大，電路傳輸距離拉長，運用3D積體電路技術(shù)可以縮小電路板面積，同時縮短電路傳輸距離減少耗電，增加物聯(lián)網(wǎng)晶片的實用性。

　　↓傳統(tǒng)物聯(lián)網(wǎng)自供電設計將能源采集模組、物聯(lián)網(wǎng)晶片分開設計于電路板上，無法縮小電路板面積，且因為中間經(jīng)過電路傳輸，比較耗電。

　　↓運用3D積體電路技術(shù)，將環(huán)境光能量采集模組與物聯(lián)網(wǎng)晶片整合在一起，可縮小電路板面積，縮小電路傳輸距離，降低耗電，延長物聯(lián)網(wǎng)裝置的電池使用時間。

　　國研院國家奈米元件實驗室前瞻元件組長沈昌宏表示，這項技術(shù)正與產(chǎn)學等研究單位合作，目前還面臨挑戰(zhàn)，晶片的自供電技術(shù)光電轉(zhuǎn)換效率僅為個位數(shù)，未來若能夠進一步提高光電轉(zhuǎn)換效率，將擴大物聯(lián)網(wǎng)裝置的應用。

　　雖然光電轉(zhuǎn)換效率有待提升，使物聯(lián)網(wǎng)自供電技術(shù)暫時無法應用在較高耗電的物聯(lián)網(wǎng)裝置設計中，但沈昌宏表示，物聯(lián)網(wǎng)裝置有許多不同的設計，自供電技術(shù)能用于耗電需求低的物聯(lián)網(wǎng)裝置。